Stage Ingénieur numérique 3A / Master 2 – Outil de génération de registres RTL

            Au sein de l’équipe conception numérique, nous travaillons avec un outil de génération automatique de registres RTL, qui permettent la configuration des fonctions présentes dans un ASIC. Nous proposons un stage pour valider cet outil et ainsi nous assurer de la parfaite adéquation entre les vues générées par l’outil, utilisées pour la conception et la vérification de nos ASIC, et l’entrée de l’outil définissant le besoin. 

           Vous travaillerez sur un environnement de vérification UVM qui sera à finaliser. Vous utiliserez ensuite une interface DPI pour développer des tests en C, à la suite de quoi vous modifierez le générateur de registre pour que celui-ci génère les bibliothèques C associées au bloc de registre. Enfin vous aiderez à la mise en place d’une plateforme CPU RISC-V dans laquelle votre bloc registre sera instancié et testé avec vos bibliothèque C.

Vous serez amené à :

• Comprendre le fonctionnement de l’outil de génération de bloc registres : le code RTL, le modèle UVM à l’aide de différente documentation.
• Vous familiariser avec la plateforme de test et l’environnement de travail IC’ALPS
• Compléter le modèle en langage UVM du bloc registre
• Enrichir la documentation de l’outil et de sa plateforme de test
• Comprendre l’interface hardware/software
• Ecrire des test en C
• Développer un script python permettant de générer la bibliothèque C associée à un bloc registre
• Comprendre les rouages d’une plateforme CPU